3. PCB抗靜電設(shè)計(jì)原則：

a 減少回路面積(面積越大，所包含的場(chǎng)流量越大，其感應(yīng)電流越大)。

b 走線越短越好。

c PCB接地面積越大越好。

d 電源與地之間接電容。

e 器件與靜電源隔離。

f PCB的接地線需要低阻抗且要有良好的隔離。

g 所有的組件越近越好。

h 同一特性器件越近越好。

i 電源與地越接近越好。

j 電源、地布局在板中間比在四周好。

k 存在多組電源和地時(shí)，以格子方式連接。

l 信號(hào)線越靠近地線越好。

m 太長(zhǎng)的信號(hào)線或電源線必須與地線交錯(cuò)布置。

n 在電源和地之間放置高頻旁路電容。

4. PCB上外露金屬的設(shè)計(jì)：

a 外露金屬容易被ESD擊中，因此金屬本體及延伸至PC板內(nèi)部線路周圍必須隔離2mm以上間隙。

b 加上**放電，吸收靜電(GND銅箔越寬越好，并直接回主地)。

c 多層板的內(nèi)層同樣需要隔離。

d 整面的防護(hù)：加上金屬接地面。

5. PCB板邊緣和螺絲孔的設(shè)計(jì)：

a A處為機(jī)構(gòu)設(shè)計(jì)加長(zhǎng)靜電路徑，防止靜電進(jìn)入。

b B處在板邊緣設(shè)計(jì)一條銅箔，直接連回主地，不可連接其它回路，并適度露銅或取消阻焊，以吸收靜電。

c C處螺孔設(shè)計(jì)原理同B。

d D機(jī)構(gòu)加上防護(hù)片，防止靜電進(jìn)入。

6. 減少場(chǎng)耦合的方法

a 在源端使用濾波器衰減信號(hào)

b 在接收端使用濾波器衰減信號(hào)

c 增加距離以減少耦合

d 降低源端和接收端的天線效應(yīng)

e 90度極性差異

f 在傳輸與接收端之間使用隔離方式

g 增加傳輸與接收天線的阻抗以降低磁場(chǎng)耦合

h 使用均勻、低阻抗參考板使信號(hào)一直保持在共模狀態(tài)

7. 外殼設(shè)計(jì)準(zhǔn)則

a 外殼的金屬部份需接機(jī)殼地

b 至少需要與電子器件或電路走線距離2.2mm以上

c 若無(wú)法接機(jī)殼地時(shí)須距離2cm以上

d 盡量使同屬性電子器件在一起

e 要有足夠空間，以避免阻礙PCB設(shè)計(jì)

f 所有相連接之金屬材料其EMF差要小于0.75V

g 所有設(shè)計(jì)須有另加隔離片的空間

h 所有孔洞或縫隙不能大于2cm

i 使用多個(gè)小孔取代一個(gè)大孔

j 不可在接機(jī)殼地或靜電敏感組件附近挖孔

k 使用金屬帶(foil tape)時(shí)，必須與機(jī)殼實(shí)現(xiàn)電接觸

h 連接帶需短而寬